# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-032976

(43) Date of publication of application: 03.02.1998

(51)Int.CI.

HO2M 1/08 GO5F 1/10

H02J 1/00

(21)Application number: 08-185676

(71)Applicant: FUJI ELECTRIC CO LTD

(22)Date of filing:

16.07.1996


(72)Inventor: TAKUBO HIROSHI

# (54) DRIVE CIRCUIT OF SELF-QUENCHING-TYPE SEMICONDUCTOR DEVICE (57) Abstract:

PROBLEM TO BE SOLVED: To suppress di/dt and dV/di while preventing the increase in time delay of the switching in a voltage-controlled-type self-quenching-type semiconductor device such as an IGBT(Insulation Gate Bipolar Transistor).

SOLUTION: A switching circuit 6 tums on a transistor 8 (10) based on the ON (OFF) signal of an ON/OFF signal 101 and applies a power supply 15 (16) to the gate of an IGBT 25 via a low-value gate resistor 12 (14). Then, the gate capacity of the IGBT is rapidly charged (discharged) and at the same time VGB increases (decreases), and current Ic begins to increase (decrease) with a small delay time. At this point, a voltage 106 is generated at an inductance 36 being connected between an auxiliary emitter terminal Es and a main emitter terminal Em of the IGBT 25, thus activating a one-short circuit 32 (33). A switching circuit 6 turns off the transistors 8 (10) and 7 (9)

IGBT 25, thus activating a one-short circuit 32 (33). A switching circuit 6 turns off the transistors 8 (10) and 7 (9) due to the one-shot output 102 (103) at this point, switches a gate resistance to 11 (13) with a larger value and relaxes the rising (trailing) speed of Ic.



# **LEGAL STATUS**

[Date of request for examination]

25.12.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

3339311 16.08.2002

## (19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平10-32976

(43)公開日 平成10年(1998) 2月3日

(51) Int. Cl. 6	識別記号	FI	
HO2M 1/08		H02M 1/08	Α
G05F 1/10	303	G05F 1/10 303	В
H02J 1/00	308	H02J 1/00 308	P

審査請求 未請求 請求項の数5 OL (全10頁)


(21)出願番号	特願平8-185676	(71) 出願人 000005234
		富士電機株式会社
(22)出願日	平成8年(1996)7月16日	神奈川県川崎市川崎区田辺新田1番1号
		(72)発明者 田久保 拡
		神奈川県川崎市川崎区田辺新田1番1号
		富士電機株式会社内
		(74)代理人 弁理士 山口 巖

## (54) 【発明の名称】自己消弧形半導体素子の駆動回路

### (57)【要約】

【課題】 I G B T 2 5 のような電圧制御形自己消弧形半導体素子のスイッチングの時間遅れ増加を防ぎつつ d i / d t や d V / d t を抑制する。

【解決手段】オン・オフ信号101のオン(オフ)信号に基づき切替回路6はトランジスタ8(10)をオンし、IGBT25のゲートへ電源15(16)を低い値のゲート抵抗12(14)を介し印加する。そこでIGBTのゲート容量が急速に充電(放電)されつつ $V_{CE}$  が上昇(下降)し、少ない遅れ時間で電流Icが立上がり(立下がり)を開始する。この時IGBT25の補助エミッタ端子Esと主エミッタ端子Emの間に接続されたインダクタンス36に電圧106が発生しワンショット回路32(33)を起動する。この時のワンショット出力102(103)により切替回路6はトランジスタ8(10)をオフ、7(9)をオンし、ゲート抵抗を値の大きい11(13)に切替え、Icの立上がり(立下がり)速度を緩和する。



#### 【特許請求の範囲】

【請求項1】オン指令に基づいてゲートへオン用直流電 源をオン用の第1のゲート抵抗を介して印加する手段、 オフ指令に基づいてゲートへオフ用直流電源をオフ用の 第1のゲート抵抗を介して印加する手段を備えた電圧制 御形の自己消弧形半導体素子の駆動回路において、

1

自己消弧形半導体素子が主電流を流す主エミッタ端子と 主電流に比例した小さな電流を流す補助エミッタ端子と を持って、この主エミッタ端子と補助エミッタ端子との 間にインダクタンスが接続され、

オン指令の入力後、前記インダクタンスの電流の立上が り開始を検出して前記オン用の第1のゲート抵抗を少な くとも所定期間は、この抵抗より大きな値のオン用の第 2のゲート抵抗に切換える手段と、

オフ指令の入力後、前記インダクタンスの電流の立下が り開始を検出して前記オフ用の第1のゲート抵抗を少な くとも所定期間は、この抵抗より大きな値のオフ用の第 2のゲート抵抗に切換える手段とを備えたことを特徴と する自己消弧形半導体素子の駆動回路。

【請求項2】オン指令に基づいてゲートへオン用直流電 20 源をオン用の第1のゲート抵抗を介して印加する手段、 オフ指令に基づいてゲートへオフ用直流電源をオフ用の 第1のゲート抵抗を介して印加する手段を備えた電圧制 御形の自己消弧形半導体素子の駆動回路において、

自己消弧形半導体素子が逆並列に転流ダイオードを持 ち、この自己消弧形半導体素子と転流ダイオードとの逆 並列回路が2つ直列に接続されて対になると共に、この 逆並列回路同士の直列の接続点が負荷に接続され、

前記転流ダイオードが主電流を流す主アノード端子と主 電流に比例した小さな電流を流す補助アノード端子とを 持って、この主アノード端子と補助アノード端子との間 にインピーダンスが接続され、

オン指令の入力後、対となる相手側の逆並列回路の転流 ダイオードの前記インピーダンスの電流の立下がり開始 を検出して前記オン用の第1のゲート抵抗を少なくとも 所定期間は、この抵抗より大きな値のオン用の第2のゲ ート抵抗に切換える手段と、

オフ指令の入力後、同じく前記インピーダンスの電流の 立上がり開始を検出して前記オフ用の第1のゲート抵抗 を少なくとも所定期間は、この抵抗より大きな値のオフ 40 用の第2のゲート抵抗に切換える手段とを備えたことを 特徴とする自己消弧形半導体素子の駆動回路。

【請求項3】請求項2に記載の自己消弧形半導体素子の 駆動回路において、

前記インピーダンスが抵抗又はインダクタンスからなる ことを特徴とする自己消弧形半導体素子の駆動回路。

【請求項4】請求項2に記載の自己消弧形半導体素子の 駆動回路において、

前記対の逆並列回路がインバータブリッジ回路の交流出 力1相分の上下アームを構成することを特徴とする自己 50 外)に印加される(図6(ロ)参照)。

消弧形半導体素子の駆動回路。

【請求項5】請求項1ないし4の何れかに記載の自己消 弧形半導体素子の駆動回路において、前記オフ用直流電 源が省略され、この直流電源の端子間が短絡されたこと を特徴とする自己消弧形半導体素子の駆動回路。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は絶縁ゲートバイポー ラトランジスタ(以下IGBTという)、電界効果トラ ンジスタなどの電圧制御形の自己消弧形半導体素子の駆 10 動回路、特に自己消弧形半導体素子のスイッチング時間 の増加を極力防ぎつつ、スイッチッングの際に発生する サージ電圧や、主端子間の電圧変化率(dV/dt)に よるスイッチングノイズを抑制する機能を備えた電圧制 御形の自己消弧形半導体素子の駆動回路に関する。

【0002】なお以下各図において同一の符号は同一も しくは相当部分を示す。

#### [0003]

【従来の技術】図5は1GBTを使用した電圧形インバ ータの一般的な回路構成を示す。同図において直流電源 20は平滑用のコンデンサ21と並列に接続されたう え、IGBT24~27及び夫々この各IGBTと逆並 列に接続された転流ダイオード (FWDとも略記する) 28~31からなる、この例では単相交流を出力するイ ンバータブリッジ回路に電力を供給する。

【0004】このインバータブリッジにて上下直列の2 つのアームを構成するIGBTを交互にオンオフさせる ことにより変換生成された交流出力は、抵抗22とイン ダクタンス23からなる負荷に供給されて負荷電流 IL を流す。図6は図5に示した電圧形インバータの動作説 明図で、図6(イ)は、図示のように回路配線による浮 遊インダクタンスをLsとし、負荷電流 I、が I GBT 25を通って矢印の方向へ流れているときの回路構成を 示し、同図(ロ)は、IGBT25のオンオフ時におけ るIGBT25とダイオード28の動作波形を示す。

【0005】即5図6 (イ) において、IGBT25を ターンオフさせると、負荷電流 L はダイオード28に 転流し、 IGBT 25に流れていたコレクタ電流 Icは 減少する。この電流の減少率〔- d i / d t 〕と浮遊イ ンダクタンスLsによりサージ電圧 ΔVpが発生し、I GBT25及びその逆並列のダイオード29 (図外) に 印加される(図6(ロ)参照)。

【0006】またダイオード28に負荷電流 I、が通流 中にIGBT25をターンオンさせると、負荷電流 IL はIGBT25に転流し、ダイオード28に流れる電流 Ⅰ。は減少する。電流Ⅰ。の減少後、ダイオード28は 逆回復し、この逆回復時の電流変化率〔di/dt〕と 浮遊インダクタンス Lsによりサージ電圧 Δ V。が発生 し、ダイオード28及びその逆並列のIGBT24(図

40

3

【OOO7】このサージ電圧 ΔVp及び ΔV。はLs× di/dtで表されるので、このΔVp及びΔV。を低 減するためには浮遊インダクタンスLsの値を低減する か、又は前記した〔ーdi/dt〕及び〔di/dt〕 を減少させる必要がある。しかしながら浮遊インダクタ ンスLsを低減するのは構造上限界があるので、IGB Tを緩やかにスイッチングさせてIGBTのスイッチン グ時の前記〔di/dt〕と〔-di/dt〕とを減少 させるのが一般的である。

【0008】またIGBT及びダイオードの電流遮断時 10 の電圧変化率〔 d V / d t 〕が急激であると、これがス イッチングノイズとしてIGBTのゲート駆動回路やイ ンバータの制御回路等の周辺回路に誤動作等の悪影響を もたらすが、IGBTを緩やかにスイッチングさせるこ とは、この〔d V/d t〕を低減するのにも有効であ

#### [0009]

【発明が解決しようする課題】前述の〔di/dt〕と [-di/dt]とを減少させるためにIGBTを緩や かにスイッチングさせる従来の方法を図7に示す。図7 (イ) において、外部より指令されるオン・オフ信号1 01に基づくゲート駆動電圧 (ゲート・エミッタ電圧、 又は単にゲート電圧ともいう) Vc には、オン用電源15 又はオフ用電源16からトランジスタ8とゲート抵抗1 2との直列回路、又はトランジスタ10とゲート抵抗1 4との直列回路を介して IGBT 25のゲートに入力さ

【0010】IGBT25のゲート・エミッタ間は構造 上コンデンサ (ゲート入力容量という) と見做されるの で、ゲート駆動回路によるこのコンデンサの充放電時間 30 をゲート抵抗12及び14により調整することができ る。即ちターンオン用のゲート抵抗12及びターンオフ 用のゲート抵抗14の値を増加させるとIGBT25の ゲート部の充放電時間が遅れてIGBT25のゲート・ エミッタ電圧Vcェの立上がり・立下がりが緩やかとな り、その結果、IGBT25は緩やかなスイッチングを 行い、前記〔di/dt〕及び〔-di/dt〕の低減 による前記サージ電圧  $\Delta V_p$  及び  $\Delta V_o$  の抑制と、〔d V/dt]の低減によるスイッチングノイズの低減を行 うことができる。

【0011】図7(ロ)はゲート抵抗12及び14の値 によるスイッチング波形の違いを示したもので、実線の 波形はゲート抵抗12及び14の値を小さくしたとき の、点線の波形はゲート抵抗12及び14の値を大きく したときの夫々の動作波形の例を示す。しかしながら、 上述の方法はゲート入力容量の充電に時間がかかり、ゲ ート駆動回路にオン・オフ信号101が入力されてか ら、実際に I G B T が動作する (つまり I G B T の電流 が立上がり又は立下がり始める) までの時間遅れが増加 するため、短時間でのIGBTのスイッチングが困難に 50 なったり、IGBTのプリッジ接続の上下アーム短絡の 防止のために設定するデッドタイム (上下アームを共に オフさせておく期間)が長くなる、などの問題がある。 【0012】この発明の課題は、上記の問題を解消でき る電圧制御形の自己消弧形半導体素子の駆動回路を提供 することにある。

4

#### [0013]

【課題を解決するための手段】前記の課題を解決するた めに請求項1の自己消弧形半導体素子の駆動回路は、オ ン指令(オン・オフ信号101のオン信号)に基づいて ゲートへオン用直流電源 (オン用電源15) をオン用の 第1のゲート抵抗(定常オン用ゲート抵抗12)を介し て印加する手段(切替回路6, 定常オン用トランジスタ 8) 、オフ指令(オン・オフ信号101のオフ信号) に 基づいてゲートへオフ用直流電源 (オフ用電源16)を オフ用の第1のゲート抵抗 (定常オフ用ゲート抵抗1 4) を介して印加する手段(切替回路6, 定常オフ用ト ランジスタ10)を備えた電圧制御形の自己消弧形半導 体素子(IGBT25など)の駆動回路において、自己 消弧形半導体素子が主電流を流す主エミッタ端子 (E m) と主電流に比例した小さな電流を流す補助エミッタ 端子(Es)とを持って、この主エミッタ端子と補助エ ミッタ端子との間にインダクタンス (電流変化率検出用 インダクタンス36)が接続され、オン指令の入力後、 前記インダクタンスの電流の立上がり開始を検出して前 記オン用の第1のゲート抵抗を少なくとも所定期間(T 32)は、この抵抗より大きな値のオン用の第2のゲー ト抵抗 (ターンオン用ゲート抵抗11) に切換える手段 (ターンオン用ワンショット回路32, 切替回路6, タ ーンオン用トランジスタ7など)と、オフ指令の入力 後、前記インダクタンスの電流の立下がり開始を検出し て前記オフ用の第1のゲート抵抗を少なくとも所定期間 (T33)は、この抵抗より大きな値のオフ用の第2の ゲート抵抗 (ターンオフ用ゲート抵抗13) に切換える 手段(ターンオフ用ワンショット回路33, 切替回路 6, ターンオフ用トランジスタ9など) とを備えたもの とする。

【0014】また請求項2の自己消弧形半導体素子の駆 動回路は、オン指令(オン・オフ信号101のオン信 号) に基づいてゲートへオン用直流電源 (オン用電源1 5) をオン用の第1のゲート抵抗 (定常オン用ゲート抵 抗12)を介して印加する手段(切替回路6,定常オン 用トランジスタ8)、オフ指令(オン・オフ信号01の オフ信号) に基づいてゲートへオフ用直流電源 (オフ用 電源16)をオフ用の第1のゲート抵抗(定常オフ用ゲ ート抵抗14)を介して印加する手段(切替回路6,定 常オフ用トランジスタ10)を備えた電圧制御形の自己 消弧形半導体素子(IGBT25など)の駆動回路にお いて、自己消弧形半導体素子が逆並列に転流ダイオード (FWD29) を持ち、この自己消弧形半導体素子と転

(4)

6

流ダイオードとの逆並列回路が2つ直列に接続されて対 になると共に、この逆並列回路同士の直列の接続点が負 荷に接続され、前記転流ダイオードが主電流を流す主ア ノード端子 (Am) と主電流に比例した小さな電流を流 す補助アノード端子 (As) とを持って、この主アノー ド端子と補助アノード端子との間にインピーダンスが接 続され、オン指令の入力後、対となる相手側の逆並列回 路の転流ダイオード(FWD28)の前記インピーダン スの電流の立下がり開始を検出して前記オン用の第1の ゲート抵抗を少なくとも所定期間(T32)は、この抵 10 抗より大きな値のオン用の第2のゲート抵抗 (ターンオ ン用ゲート抵抗11) に切換える手段(電流変化検出回 路41、ターンオン用ワンショット回路32、信号絶縁 手段42, 切替回路6, ターンオン用トランジスタ7な ど)と、オフ指令の入力後、同じく前記インピーダンス の電流の立上がり開始を検出して前記オフ用の第1のゲ ート抵抗を少なくとも所定期間 (T33) は、この抵抗 より大きな値のオフ用の第2のゲート抵抗 (ターンオフ 用ゲート抵抗13)に切換える手段(電流変化検出回路 41、ターンオフ用ワンショット回路33、信号絶縁手 20 段43、切替回路6、ターンオフ用トランジスタ9な ど)とを備えたものとする。

【0015】また請求項3の自己消弧形半導体素子の駆動回路は、請求項2に記載の自己消弧形半導体素子の駆動回路において、前記インピーダンスが抵抗(電流検出用抵抗35)又はインダクタンス(電流変化率検出用インダクタンス36)からなるようにする。また請求項4の自己消弧形半導体素子の駆動回路は、請求項2に記載の自己消弧形半導体素子の駆動回路において、前記対の逆並列回路がインバータブリッジ回路の交流出力1相分30の上下アームを構成するようにする。

【0016】また請求項5の自己消弧形半導体素子の駆動回路は、請求項1ないし4の何れかに記載の自己消弧形半導体素子の駆動回路において、前記オフ用直流電源が省略され、この直流電源の端子間が短絡されたものとする。この発明の作用は次の如くである。即ち電圧制御形の自己消弧形半導体素子としてのIGBTのゲートへ、オン・オフ信号101のオン信号(オフ信号)を与えたのち、IGBTの主電流が立上がり(立下がり)を開始したと見做される時点までは小さな値のゲート抵抗40を介しオン(オフ)用電源をIGBTのゲートに印加してゲート入力容量の充電(放電)を早め、IGBTへオン信号(オフ信号)を与えたのちIGBTの電流が実際に立上がり(立下がり)を開始するまでの時間遅れの増加を防ぐ。

【0017】 IGBTの主電流が立上がり(立下がり)を開始したと見做される時点からは、少なくとも所定の期間、IGBTのゲート抵抗を大きな値の抵抗に切替え、IGBTのゲート・エミッタ電圧Vcェの上昇(下降)を緩やかにし、これによりIGBTの電流の立上が50

<u>り (立下がり) を緩やかに、換言すれば、d i / d t</u> (- d i / d t) を低減する。

【0018】IGBTの主電流が立上がり (立下がり) を開始したと見做される時点を検出するには、IGBT に、その主電流を流す主エミッタ端子と、主電流に比例 した小さな電流を流す補助エミッタ端子とを設け、主エ ミッタ端子と補助エミッタ端子との間にをインダクタン スを接続し、このインダクタンスの電圧からその電流の 立上がり (立下がり) 開始時点を検出したり (請求項 1)、IGBTに逆並列に接続された転流ダイオード に、その主電流を流す主アノード端子と、主電流に比例 した小さな電流を流す補助アノード端子とを設け、主ア ノード端子と補助アノード端子との間に抵抗又はインダ クタンスからなるインピーダンスを接続し、IGBTの <u>ブリッジ接続中の自アームと直列</u>の反対アーム(対にな るアーム)のIGBTに逆並列に接続された転流ダイオ ードのインピーダンスの電圧からその電流の立下がり (立上がり) 開始時点を検出したり (請求項2) する。 [0019]

#### 【発明の実施の形態】

(実施例1)図1は請求項1に関わる発明の一実施例 (実施例1とする)としての電圧制御形の自己消弧形半 導体素子の駆動回路の構成図であり、図5に示した電圧 形インバータのIGBT25に対応する駆動回路のみを 示し、従って図7に示した回路と同一機能を有するもの には同一符号を付している。

【0020】但しここではゲート抵抗12,14の値は何れも小さく選ばれており、夫々定常オン用ゲート抵抗,定常オフ用ゲート抵抗と呼ぶ。またトランジスタ8,10も夫々定常オン用トランジスタ,定常オフ用トランジスタと呼ぶ。即ち図1ではこの定常オン用ゲート抵抗12と定常オン用トランジスタ8との直列回路からなるスイッチング回路、及び定常オフ用ゲート抵抗14と定常オフ用トランジスタ10との直列回路からなスイッチング回路が設けられているほかに、定常オフ用ゲート抵抗12より抵抗値の大きいターンオン用ゲート抵抗11とターンオン用トランジスタ7との直列回路からなるスイッチング回路及び定常オフ用ゲート抵抗14レオフ用トランジスタ9との直列回路からなるスイッチング回路が並設されている。

【0021】また図1においては、IGBT25には主電流(主エミッタ電流≒主コレクタ電流Ic)を流す主エミッタ端子Emとは別に、主コレクタ電流に比例した小さな電流(補助エミッタ電流という)を取り出す補助エミッタ端子Esが設けられている。ここで補助エミッタ端子Esは主コレクタ電流の電流変化率を検出するためのインダクタンス36を介して主エミッタ端子Emに接続されており、この電流変化率検出用インダクタンス36には主コレクタ電流Icの変化率に比例した電圧信

8

号 (di/dt信号という) 106が発生する。この di/dt信号 106の大きさVsは、Vs = (4ンダクタンス 36のインダクタンス値) × (主コレクタ電流 1 100 c に比例した補助エミッタ電流の変化率) で表される。

【0022】ターンオン時とターンオフ時のdi/dt 信号106は夫々、ターンオン用のワンショット回路3 2とターンオフ用のワンショット回路33を介して切替 回路6に入力される。切替回路6はロジック回路で構成 されており、オン・オフ信号101及びターンオン用ワ ンショット回路32の出力信号102、ターンオフ用ワ 10 ンショット回路33の出力信号103を入力し、トラン ジスタ7~10の駆動を切換える。

【0023】図2は図1の動作説明用の波形図である。次に図2を参照しつつ図1の動作を説明する。先ず I G B T 25のターンオン動作について述べる。図2の時点 t 1でオン・オフ信号101のオン信号(値"1")が 切替回路6に入力されると、切替回路6は先ず定常オン 用トランジスタ8をオンさせ、I G B T 25のゲートへ オン用電源15を定常オン用ゲート抵抗12な介して印 加する。定常オン用ゲート抵抗12は前述のようにター 20 ンオン用ゲート抵抗11に比して小さく設定されており、I G B T 25のゲート入力容量は急速に(この例では正方向に)充電されてゲート電圧V0 $\epsilon$ 2 が速やかに上昇し、これにより時点 t2 でその主コレクタ電流 I  $\epsilon$ 3 がりを開始し、同時に I G B T 25 の補助エミッタ電流も立上がりを開始する。

【0024】これにより電流変化率検出用インダクタンス36には前記の電圧Vsからなる所定値以上のdi/dt信号106が発生する。このdi/dt信号106の前端(フロントエッジ)の部分で、ターンオン用ワン 30ショット回路32がトリガーされ、このワンショット回路32は所定時間T32の間、"1"のワンショット信号102を出力する。切替回路6はこのワンショット信号102の存在する期間、定常オン用トランジスタ8をオフさせ、ターンオン用トランジスタ7をオンさせる。

【0025】従ってこの期間T32には、IGBT25のゲート入力容量は大きなゲート抵抗11で充電されるため、ゲート電圧 $V_{\rm c\,E}$ は緩やかに上昇し、主コレクタ電流Icも緩やかに立上がる。そして主コレクタ電流Icは期間T32が経過した時点t3でほぼ最終レベルにまで確立する。時点t3でワンショット信号102は消滅して"0"となり、切替回路6には"1"のオン信号101のみが入力として残る。これにより切替回路6はターンオン用トランジスタ7をオフし、定常オン用トランジスタ8をオンする。そこでゲート電圧 $V_{\rm c\,E}$ は再び速やかに上昇してオン用電源15の電圧に到達して上昇を停止し、一方、IGBT25の順電圧降下(コレクタ・エミッタ電圧) $V_{\rm c\,E}$ は速やかに下降して飽和する。このようにしてIGBT25は速やかに完全なオン状態となる。

【0026】次にIGBT25のターンオフ動作を説明する。時点 t 4で切替回路6に入力されるオン・オフ信号101がオフ信号(値 "0")に切替わると、切替回路6は定常オン用トランジスタ8をオフすると同時に定常オフ用トランジスタ10をオンさせ、IGBT25のゲートへオフ用電源16を定常オフ用ゲート抵抗14を介して印加する。定常オフ用ゲート抵抗14は前述のようにターンオフ用ゲート抵抗13に比して小さく設定されており、IGBT25のゲート入力容量は急速に(負方向に向け)放電されてゲート電圧 $V_{\text{CE}}$ が速やかに下降し、これにより時点 t 5で主コレクタ電流Icが立下がりを開始し、同時にIGBT25の補助エミッタ電流も立下がりを開始する。

【0027】これにより電流変化率検出用インダクタンス36には前記の電圧Vsからなる所定値以上のdi/dt信号106(但し主コレクタ電流Icの立上がり時とは逆極性)が発生する。このdi/dt信号106の前端の立下がり部分でターンオフ用ワンショット回路33がトリガーされ、このワンショット信号103を出力する。切替回路6はこのワンショット信号103の存在する期間、定常オフ用トランジスタ10をオフさせ、ターンオフ用トランジスタ9をオンさせる。

【0028】従ってこの期間T33には、IGBT25のゲート入力容量は大きなゲート抵抗13で放電されるため、ゲート電圧 $V_{\rm CE}$ は緩やかに下降し、主コレクタ電流 Icも緩やかに立下がり、期間T33が経過した時点 t6でほぼ最終レベルにまで減衰する。時点 t6でワンショット信号103は消滅して"0"となり、切替回路6には"0"のオフ信号101のみが入力として残る。これにより切替回路6はターンオフ用トランジスタ9をオフし、定常オフ用トランジスタ10をオンする。そこでゲート電圧 $V_{\rm CE}$ は再び速やかに下降してオフ用電源16の電圧に到達して下降を停止する。このようにしてIGBT25は速やかに完全なオフ状態となる。

【0029】(実施例2)図3は請求項2に関わる発明の一実施例(実施例2とする)としての要部の構成図である。この図は図5に示す電圧形インバータのブリッジ回路の中の、交流出力1相分に対応する対の上下アームを構成する、IGBT24及び25のゲート駆動回路を示し、IGBT25のゲート駆動回路の構成は図1に対応している。ここでは便宜上、ゲート駆動回路の動作の説明をIGBT25について行うが、動作はIGBT24についても同様である。

【0030】この図3においては、IGBT24,25に夫々逆並列に接続された転流ダイオード(FWD)28,29には、その主電流を流す主アノード端子Amとは別に、主電流に比例した小さな電流(補助アノード電流という)を取り出す補助アノード端子Asが設けられている。そして補助アノード端子Asは電流検出用抵抗

35を介して主アノード端子Amに接続されている。

10

【0031】この電流検出用抵抗35の電圧としてのアノード電流信号105は、電流変化検出回路41を介しトリガーパルスとしての電流変化検出信号107に変換されてターンオン用ワンショット回路32及びターンオフ用ワンショット回路33へ与えられ、更にこのワンショット回路32、33の各出力としてのワンショット信号102、103は夫々信号絶縁手段(この例ではIGBTのスイッチング時間に比べ動作の高速なフォトカプ

ラからなる) 42, 43を介して、インバータブリッジ 10

WD28の電流検出用抵抗35の電圧に基づく信号が、 IGBT24の切替回路6へはFWD29の電流検出用 抵抗35の電圧に基づく信号が与えられる。

回路の前記上下アームにおける反対アームの切替回路 6

へ与えられる。つまり IGBT25の切替回路6へはF

【0032】図4は図3の動作説明用の波形図である。次に図4を参照しつつ図3の動作を説明する。先ずIGBT25のターンオン動作について述べる。図4の時点t1でオン・オフ信号101のオン信号(値"1")が、IGBT25の切替回路6に入力されると、切替回路6は先ず定常オン用トランジスタ8をオンさせ、IGBT25のゲートへオン用電源15を定常オン用ゲート抵抗12を介して印加する。これにより実施例1と同様にIGBT25のゲート入力容量は急速に(この例では正方向に)充電されてゲート電圧Vcをが速やかに上昇し、時点t2で主コレクタ電流Icが立上がりを開始する。

【0033】同時にこの時点 t 2で、負荷電流 I として反対アームのFWD 28に流れていた電流 I 。は減少(立下がり)を開始し、FWD 28の補助アノード電流、従って電流検出用抵抗 35の電圧としてのアノード電流信号 105 も立下がりを開始する。そしてこのアノード電流信号 105 は電流変化検出回路 41 に入力される。

【0034】電流変化検出回路41は、この例では微分回路を備えており、このときのアノード電流信号105の所定値以上の立下がり速度を検出することによつて、図4に電流変化検出信号107として示すような正方向のトリガーパルスを発生する。なお、このようなトリガーパルスは負荷電流 I、が判明している場合は、予めこの負荷電流 I、に近い値で、且つ負荷電流 I、を下回る所定の立下がりの基準値を定めて置き、コンパレータ回路を用いてFWD28の電流 I。が、この基準値を下回った時点で発生させることもできる。

【0035】この電流変化検出信号107によってターンオン用ワンショット回路32がトリガーされ、このワンショット回路32は所定時間T32の間、"1"のワンショット信号102を出力する。このワンショット信号102は信号絶縁手段42によつて電位絶縁された同波形の信号に変換されて切替回路6に入力される。切替50

回路6はこの絶縁変換されたワンショット信号102の存在する期間、定常オン用トランジスタ8をオフさせ、 ターンオン用トランジスタ7をオンさせる。

【0036】従ってこの期間T32には、実施例1の場合と同様に主コレクタ電流Icは緩やかに立上がり、期間T32が経過した時点t3でほぼ最終レベルにまで確立する。時点t3でワンショット信号102は消滅して"0"となり信号絶縁手段42の出力も消滅する。これにより切替回路6には"1"のオン信号101のみが入力として残り、切替回路6はターンオン用トランジスタ7をオフし、定常オン用トランジスタ8をオンする。このようにしてIGBT25は速やかに完全なオン状態となる。

【0037】次にIGBT25のターンオフ動作を説明する。図4の時点t4でIGBT25の切替回路6に入力されるオン・オフ信号101がオフ信号(値 "0")に切替わると、切替回路6は定常オン用トランジスタ8をオフ、同時に定常オフ用トランジスタ10をオンさせ、IGBT25のゲートへオフ用電源16を定常オフ用ゲート抵抗14を介して印加する。これにより実施例1と同様にIGBT25のゲート入力容量は急速に(負方向に向け)放電されてゲート電圧 $V_{CE}$ が速やかに下降し、時点t5で主コレクタ電流 $I_C$ が立下がりを開始する。

【0038】同時にこの時点 t 5で、反対アームのFW D 28の電流 I 。も立上がりを開始し、FWD 28の補助アノード電流、従って電流検出用抵抗 35の電圧としてのアノード電流信号 105も立上がりを開始する。電流変化検出回路 41は、このときのアノード電流信号 105の所定値以上の立上がり速度を検出することによって、図 4の電流変化検出信号 107に示す負方向のトリガーパルスを発生する。なお、このようなトリガーパルスは電流変化検出回路 41がコンパレータ回路からなる場合にも、予め負荷電流 I に対応する、0に近い所定の立上がりの基準値を定めて置き、FWD 28の電流 I 。がこの基準値を上回った時点で発生させることもできる。

【0039】この電流変化検出信号107によってターンオフ用ワンショット回路33がトリガーされ、このワンショット回路33は所定時間T33の間、"1"のワンショット信号103を出力する。このワンショット信号103は信号絶縁手段43によって電位絶縁された同波形の信号に変換されてIGBT25の切替回路6に入力される。

【0040】切替回路6はこの絶縁変換されたワンショット信号103の存在する期間、定常オフ用トランジスタ10をオフさせ、ターンオフ用トランジスタ9をオンさせる。従ってこの期間T33には、実施例1の場合と同様にIGBT25の主コレクタ電流Icは緩やかに立下がり、期間T33が経過した時点t6でほぼ最終レベ

ルにまで減衰する。

【0041】時点 t 6でワンショット信号103は消滅して"0"となり信号絶縁手段43の出力も消滅する。これによりIGBT25の切替回路6には"0"のオフ信号101のみが入力として残り、切替回路6はターンオフ用トランジスタ9をオフし、定常オフ用トランジスタ10をオンする。このようにしてIGBT25は速やかに完全なオフ状態となる。

【0042】なお、以上の実施例ではIGBT25のスイッチングの際、ゲート抵抗を抵抗値の小さい定常オン 10 (オフ) 用のゲート抵抗から、抵抗値の大きいターンオン (ターンオフ) 用ゲート抵抗に切替えたのち、定常的には再び抵抗値の小さい定常オン (オフ) 用のゲート抵抗に戻しているが、このようにゲート抵抗を低抵抗に戻すことは、ターンオン時の場合、IGBTの順電圧降下Vcを速やかに低下させ、スイッチング損失を低減するのに有効であり、ターンオフ時の場合、定常状態でのdV/dtによるIGBTの誤ったターンオンを防ぐために有効であるが、何れもスイッチング時間の遅れ防止には無関係で、本発明には必須ではない。 20

【0043】また、図3でFWD28,29の主アノード端子Amと補助アノード端子Asとの間に接続した電流検出用抵抗35を電流変化率検出用インダクタンス36に置換えても、補助アノード端子Asと、ターンオン用ワンショット回路32及びターンオフ用ワンショット回路33との間の電流変化検出回路41を削除するようにすれば(但し、この場合、電流変化率検出用インダクタンス36の電流立上がりと立下がりの検出の関係が図1と逆になるので、その出力(di/dt信号106)の極性を図1とは反転する必要がある。)、IGBT25のスイッチング動作を前記実施例2と同様に行わせることができる。

【0044】また、以上の実施例ではIGBTにより説明を行ったが、これを他の電圧制御形の自己消弧形半導体素子、例えばMOS・FETとしても有効である。また、以上の実施例ではオン用電源とオフ用電源の2つを用いたが、オフ用電源を省略し、このオフ用電源の端子間を短絡した構成としてもゲート駆動回路が有効に働き得る。

#### [0045]

【発明の効果】本発明によれば、IGBTに主コレクタ電流Icを流す主エミッタ端子Emと、主コレクタ電流に比例した小さな補助エミッタ電流を取り出す補助エミッタ端子Esを設け、主エミッタ端子Emと補助エミッタ端子Esとの間にインダクタンスを接続し、またIGBTに逆並列に接続された転流ダイオード(FWD)に、その主電流を流す主アノード端子Amと、主電流に比例した小さな補助アノード電流を取り出す補助アノード端子Asを設け、主アノード端子Amと補助アノード端子Asとの間に、抵抗又はインダクタンスからなるイ50

ンピーダンスを接続し、前記インダクタンス又はインピーダンスの電圧からIGBTの主コレクタ電流Icの立上がり(立下がり)の開始と見做される時点を検出することにより、IGBTのターンオン(ターンオフ)の際にそのゲートにバイアス印加する電源に直列に挿入するゲート抵抗を、予めオン指令(オフ指令)に基づいて挿入した低抵抗から、より値の大きい抵抗に切り換えるようにしたので、オン指令(オフ指令)を入力してから、実際にIGBTの電流が立上がり(立下がり)開始するまでの時間遅れを増加させることなく、IGBTのゲート電圧Vcェの上昇(下降)の速度を緩和し、IGBTのdi/dt(odi/dt)の低減によるサージ電圧ΔV。(ΔVp)の抑制と、dV/dtの低減によるスイッチングノイズの低減を行うことができる。

12

## 【図面の簡単な説明】

【図1】請求項1に関わる発明の一実施例としての要部の構成を示すブロック図

【図2】図1の動作説明用の波形図

【図3】請求項2に関わる発明の一実施例としての要部 20 の構成を示すブロック図

【図4】図3の動作説明用の波形図

【図5】IGBTを使用した一般的な電力変換器の構成図

【図6】図5の動作説明図

【図7】図5の動作説明図

# 【符号の説明】

30

6 切替回路

7 ターンオン用トランジスタ

8 定常オン用トランジスタ

9 ターンオフ用トランジスタ

10 定常オフ用トランジスタ

11 ターンオン用ゲート抵抗

12 定常オン用ゲート抵抗

13 ターンオフ用ゲート抵抗

15 オン用電源

16 オフ用電源

20 直流電源

21 コンデンサ

 $24\sim27$  IGBT

40 Em 主エミッタ端子

Es 補助エミッタ端子

28~31 転流ダイオード (FWD)

Am 主アノード端子

As 補助アノード端子

32 ターンオン用ワンショット回路

33 ターンオフ用ワンショット回路

35 電流検出用抵抗

36 電流変化率検出用インダクタンス

4 1 電流変化検出回路

50 4 2 , 4 3 信号絶縁手段

13

14

101 オン・オフ信号

ワンショット信号 (ターンオン用ワンショ

ット回路32の出力)

102

103 ワンショット信号 (ターンオフ用ワンショ


ット回路33の出力)

105 アノード電流信号

106 d i / d t 信号


107 電流変化検出信号

【図1】




7:ターンオン用トランジスタ 8:定常オン用トランジスタ 9:ターンオフ用トランジスタ 10:定常オフ用トランジスタ 11:ターンポン用ゲート抵抗 12:定常オン用ゲート抵抗 13:ターンオフ用ゲート抵抗 14:定常オフ用ゲート抵抗


Bm:主エミッタ稿子 Ba:補助エミッタ館子




【図3】



【図6】





【図7】

